Устройство для контроля блоков постоянной памяти Советский патент 1990 года по МПК G11C29/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля блоков постоянной памяти.

Цель изобретения - упрощение устройства.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит блок 1 управления, счетчик 2 адресов, счетчик 3 сумм, дешифратор 4, блок 5 установки адреса, буферный накопитель 6 хранения обратных кодов эталонных контрольных сумм, сумматор 7 и схему 8 сравнения.

Устройство работает следующим образом.

Код нулевого адреса со второго выхода счетчика 2 адресов поступает на вход контролируемого блока постоянной памяти, с выхода которого сигналы кодов чисел поступают на вторую группу информационных входов сумматора 7. Предварительно на первую группу информационных входов

сумматора 7 с выходов буферного t-акопь е- ля 6 поступает обратный код первой эталоч- ной контрольной суммы. После перебора всех адресов проверяемого блока постоянной памяти сигнал переполнения с первого выхода счетчика 2 адресов поступает на второй вход схемы 8 сравнения При отсут ствии сигнала переноса с выхода сумматора 7 на первом входе схемы 8 сравнения с четвертого выхода блока 1 управления поступает + 1 на вход переноса сумматора 7 При наличии сигнала переноса с выхода сумматора 7 на первом входе схемы 8 сравнения, что говорит о соответствии контрольной суммы эталонному значению, сигнал с выхода схемы 8 сравнения не поступает в блок 1 управления. Одновременно сигнал с первого выхода счетчика 2 адресов поступает на вход счетчика 3 сумм Сигнал с выхода дешифратора 4 поступает на первый вход блока 5 установки адреса и на первый вход буферного накопителя 6, в котором производится выбор обратного кода следующей

сг

It v

и

hO

контрольной суммы. Код установки с выхода блока 5 поступает на первый вход счетчика 2 адресов для установки соответствующего разряда счетчика адресов для обеспечения соответствующего перебора адресов для следующей частной контрольной суммы. Вышеописанный цикл повторяется до окончания проверки по всем частным и полным контрольным суммам. В случае несоответствия одной из контрольных сумм (КС) ее эталонному значению (КСэ), т.е. при КС КСэ, сигнал переноса с выхода сумматора 7 поступит на первый вход схемы 8 сравнения ранее поступления +1 с четвертого выхода блока 1 управления на вход переноса сумматора 7, при КС КСэ сигнал переноса с выхода сумматора 7 не образуется, тогда сигнал с выхода схемы 8 сравнения поступает на вход блока 1 управления, который останавливает процесс контроля и вырабатывает сигнал на индикацию брака, сигнал с третьего выхода блока 1 управления поступает на третий вход схемы 8 сравнения и запрещает работу этой схемы.

Формула изобретения Устройство для контроля блоков постоянной памяти, содержащее блок управления, счетчик адреса, счетчик сумм, дешифратор, блок установки адреса, буферный накопитель, сумматор, схему сравнения, первый выход блока управления является выходом устройства для подключения входа разрешения проверяемого блока постоянной памяти и соединен с вторым входом счетчика адреса, информационные выходы которого являются выходами устройства для подключения адресных входов проверяемого блока постоянной памяти, выход переполнения счетчика адреса соединен с вторым входом схемы сравнения и с входом счетчика сумм, первый выход которого соединен с входом дешифратора, выход которого соединен с адресным входом буферного накопителя и с первым входом блока установки, второй вход которого соединен с вторым выходом счетчика сумм, выход блока установки подключен к первому входу счетчика адреса, информационные выходы буферного накопителя соединены с информационными входами второй группы сумматора, информационные входы первой

группы которого являются информационными входами устройства для подключения информационных выходов проверяемого блока постоянной памяти, выход схемы сравнения соединен с входом блока управления, второй выход которого соединен с входом разрешения буферного накопителя, отличающееся тем, что, с целью упрощения устройства, выход переноса сумматора соединен с первым входом схемы сравнения, третий вход которого соединен с третьим входом блока управления, четвертый выход которого соединен с входом переноса сумматора.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля блоков постоянной памяти. Целью изобретения является упрощение устройства. Устройство содержит блок управления, счетчик адреса, счетчик сумм, дешифратор, блок установки, буферный наполнитель, сумматор, схему сравнения. Устройство осуществляет проверку блоков постоянной памяти при сравнении с эталонными частных и полной контрольных сумм путем (2N+1)-кратного просчета контрольных сумм по всем адресам проверяемого блока постоянной памяти, где N - количество разрядов адреса блока постоянной памяти. 1 ил.