Устройство для контроля оперативной памяти Советский патент 1983 года по МПК G11C29/00 

Описание патента на изобретение SU1010660A1

ч, Изобретение относится к вычислительной технике и может быть использовано для контроля одновременно нескольких запоминающих устройств.

Изгвестно устройство для контроля оперативной памяти, содержащее блок управления, регистр адреса, формирователь, блок обработки информации, приемный регистр, коммутатор, регистр записи, дополнительный приемный регистр и распределитель f 1 .

Недостатком этого устройства является отсутствие возможности подключения нескольких контролируемых запоминающих устройств (ЗУ). Наиболее близким к предлагаемому является устройство для контроля оперативной памяти, содержащее блок формирования адреса, формирователь тестовых сигналов, схему сравнения и приемный регистр, подключенный к блоку управления СЗ.

Недостатком известного устройства является низкое быстродействие, обусловленное-отсутствием возможности технологического прогона одновременно нескольких ЗУ с поочередным контролем каждого из них.

Цель изобретения - повышение бысродействия устройства.,

Поставленная цель достигается тем, что в устройство для контроля., оперативной памяти, содержащее формирователь адресных сигналов и формирователь тестовых сигналов, входы которых и один из входов регистра данных подключены к выходам блока управления, и схему сравнения, входы которой соединены соответственно р выходами регистра данных и с вь1ходом формирователя тестовых сигналов, причем выход схемы сравнения подключен к входу блока управления, введены первый мультиплексор, одни из входов которого являются информационными входами устройства, усилители, выходы которых являются выходами устройства и программный блок, одни из входов которого являются установочными входами устройства, а другойвход является управляющим, причем выходы программного блока соединены с другими входами первого мультиплексора, выходы которого подключены к другим входам регистра данных, вход первого усилителя соединен с выходом формирователя адресных сигналов, вход второго усилителя является управляющим, вход третьего усилителя подключен, к выходу формирователя тестовых сигналов. Программный блок содержит генератор сигналов, вход которого соединен с выходом триггера, а выход с входом счетчика, выходы которого подключены к одним из входов второго мультиплексора, выход которого соединен с нулевым входом триггера, а другие входы подключены соответственно к выходам переключателей, первые и вторые входы которых соответственно об.ъединены и являются одними из входов блока, другими входом и выходами которого являются соответственно единичный вход триггера и выходы счетчика.

10 На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит формирователь 1.адресных сигналов, формирователь 2 тестовых сигналов, блок 3 управления, схему 4 сравнения, регистр 5 данных, первый мультиплексор 6,.предназначенный для мультиплексирования данных первый 7, вто0 Р° третий 9 усилители, предназначенные дЛя усиления адресных управляющих и информационных сигналов соответственно и для логической. .развязки входных цепей проверяее мых ЗУ, и программный блок 10.

, Программный блок 10 содержит генератор 11 сигналов, счетчик 12, формирующий номер проверяемого ЗУ, триггер 13, второй мультиплексор 14, предназначенный для мультиплексирования выходов контролируемых ЗУ, и переключатели 15.

Устройство работает следующим образом.

В цикле записи формирователи 1 ,

5 и 2 и блок 3 управления в соответствий с алгоритмами выполнения проверочных тестов (бег, шахматный, галоП и т.д.) вырабатывают соответственно адреса памяти, по которым записываются тестовые слова, сигналы управления и сами тестовые слова для записи в проверяемую оперативную память ЗУ. Коды адресов, сигналы управления и коды тестовых слов через

5 усилители 7-9 поступают соответственно на входы адреса, управления и записи всех проверяемых ЗУ, в которые одновременно и в соответствии с адресами производится запись опреде.Q ленной информации.

В цикле чтения информация, считанная со всех проверяемых ЗУ, одновременно поступает на входы мультиплексора 6 и здесь возможны следую5 цие режимы работы устройства.

Чтение без контроля (режим прогона) .

В этом режиме после включения устройства счетчик 12 устанавливается в нулевое состояние (000), соответствующее проверке первого ЗУ. Если оно подключено к устройству, т.е. соответствующий из переключателей 15 находится в положении ВКЛЮЧЕНО, то на выходе мультиплексора 14 появляется сигнал, устанавливающий триггер 13 .в нулевое состояние, бло кирующее генератор 11. На адресные входы мультиплексора 6 с выхода сче чика 12 поступает код 000, сохра.няющийся в.течение всего цикла чтения и разрешающий прохождение на выход мультиплексора 6 информации, считанной с первого ЗУ, Эта информация записывается по сигналу из бл ка 3 в регистр 5 и с его выхода пос гупает на вторые входы схемы 4 срав нения, на первые входы которой поступает эталонная информация, вновь вырабатываемая формирователем 2. Результат сравнения поступает в блокЗ управления. Однако в случае возникновения ошибки, т.е. несоответствия считанной из проверяемого ЗУ информации эталонной, останова устройства не происходит, так как. переключатель КОНТРОЛЬ блока 3 (не показан) находится в положении ВЫКЛЮЧЕНО, а возникший сигнал ошибки используется, например, для индикации наличия г.сяиибки или дляподсчета числа ошибок. По окончании проверки первого ЗУ вырабатываемьй блоком 3 сигнал КОНЕ ПРОВЕРКИ устанавливает триггер 13 в единичное состояние, запускающее генератор 11. Сигнал с выхода генератора 11 прибавляет единицу в счет чик 12 и его новое состояние (001) соответствует выбору второго npojseряемого ЗУ. Если .т оответствующий -ему из переключателей 15 находится в положении ВКЛЮЧЕНО, то сигнал на выходе мультиплексора 14 вновь . сбра1сывает триггер 13 в нулевое j3oc тояние,. прекращающее работу генератора 11. Цикл записи и чтения повторяется вновь, только в этот раз в цикле чтения на выход мультиплексора б проходит информация, считан. ная со второго проверяемого ЗУ. Ана логично проверяются и все остальные ЗУ. Если при переходе к проверке сле дующего ЗУ соответствующий переключатель 15 находится в положении ВЫКЛЮЧЕНО, то сигнал на выходе муль типлексора 14 не меняет состояние триггера 13 и в счетчик 12 поступает следующий сигнал генератора 11, изменяя состояние счетчика 12 на.1 а если и следующий из переключателей 15 находится в положении ВЫКЛЮЧЕНО, то состояние счетчика 12 изме и т.д. до тех пор няется еще на пока триггер 13 очередным включенны проверяемым ЗУ н-з установится в нулевое состояние. После окончания проверки всех по ключенных ЗУ .процесс повторяется. Режим прогона проверяемых устройс проводится на максимальной рабочей частоте с автоматическим переключением проверочных тестов и при различных сочетаниях отклонений питакицих напряжений и служит, таким образом, для инициирования отказов электрорадиоэлементов (в.основном запоминающих элементов) в процессе длительной технологической наработки ЗУ (от нескольких часов до нескольких суток ) . Режим чтения с поочередным контролем. В этом режиме работа устройства происходит аналогично описанному выше режиму прогона, только в случае возникновения ошибки происходит останов устройства. При этом переключатель КОНТРОЛЬ блока 3 в положении ВКЛЮЧЕНО и на пульте управления (не показан) индицируется номер проверяемого ЗУ, наименование .проверочного теста, эталонная и считанная из ЗУ информация и адрес ячейки ЗУ, при обращении к которой произошел останов. Для продолжения контроля необходимо нажать на пульте управления кнопку ПУСК. После полного цикла контроля ог. ного ЗУ блок 3 выдает в блок 10, как и в режиме прогона, сигнал КОНЕЦ ПРОВЕРКИ, разрешая тем самьал переход к контролю следующего ЗУ. Режим чтения с поочередным контролем служит для диагностики и отбраковки отказавших в процессе прогона электрорадиоэлементов, а также для проведения приемо-сдаточных испытаний полностью отлаженных ЗУ. Режим чтения с контролем одного ЗУ. В этом режиме проверяемое ЗУ подключается на любое место и соотве(гствующий ему переключатель 15 устанавливается в положение ВЮШЧЕНО, остальные переключатели 15 - в положение ВЫКЛЮЧЕНО. Работа устройства происходит аналогично опиранному в режиме чтения с поочередным контролем, только в этом случае блок 10 подключает для контроля считанную информацию одного и того же ЗУ. Этот режим служит для выявления jxapaKTepa и причин случайных сбоев, возникающих из-за некорректности временной диаграммы ил,и. воздействия внешних помех. Таким образом, в устройстве производится групповой прогон одновременно нескольких ЗУ. с поочередным тестовым контролем каждого из них за счет чего повьпиается быстродействие устройства. Технико-.экономическое преимущество предлагаемого устройства заключается в более высоком быстродействии . по сравнению с прототипом.

Похожие патенты SU1010660A1

название год авторы номер документа
Устройство для контроля памяти 1983
  • Бардин Александр Львович
  • Селитков Юрий Викторович
  • Шапилов Владимир Дмитриевич
  • Шубников Сергей Константинович
SU1129656A1
Устройство контроля микропроцессорных блоков 1986
  • Гремальский Анатолий Александрович
  • Андроник Сергей Михайлович
SU1332320A2
Устройство для контроля многоразрядных блоков оперативной памяти 1987
  • Петров Владимир Борисович
SU1495854A1
Устройство для контроля блоков оперативной памяти 1986
  • Соков Михаил Васильевич
  • Макарова Любовь Даниловна
  • Пчелинчев Александр Викторович
SU1358003A1
Устройство для проверки функциональных блоков 1980
  • Акимова Ирина Васильевна
  • Голубев Николай Александрович
  • Митин Дмитрий Дмитриевич
  • Самичева Ольга Валентиновна
  • Сергеев Владимир Александрович
  • Чудновский Бертольд Семенович
SU1008745A1
Система для контроля и диагностики цифровых узлов 1988
  • Соловьев Александр Николаевич
  • Дорогавцев Иван Васильевич
  • Борзаков Андрей Александрович
  • Калянин Сергей Анатольевич
  • Ефименко Александр Федорович
  • Волков Владимир Валерьевич
SU1594544A1
Устройство для контроля блоков памяти 1985
  • Чусовитин Станислав Иванович
  • Флейш Лейба Семенович
  • Бутаков Геннадий Михайлович
SU1283859A1
Устройство для контроля цифровых узлов 1985
  • Инсода Линас Витаутович
  • Пятронис Ромульдас Викторас Брониславович
  • Урбонас Владисловас Пятрович
  • Кузьменко Виктор Михайлович
SU1238085A2
Устройство для тестового контроля блоков памяти 1986
  • Алумян Рубен Смбатович
  • Яковлев Петр Григорьевич
  • Момджян Мампре Мелконович
  • Ваганян Левон Овсепович
SU1365134A1
Устройство для контроля блоков памяти 1985
  • Безручко Николай Иванович
  • Фаткулин Равиль Зигангаряевич
  • Цепляев Виктор Константинович
  • Мироненко Евгений Борисович
SU1270799A1

Иллюстрации к изобретению SU 1 010 660 A1

Реферат патента 1983 года Устройство для контроля оперативной памяти

-1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОПЕРАТИВНОЙ ПАМЯТИ, содержащее формирователь адреснях сигналов и формирователь тестовых Сигналов, входы которых и один из входов регистра данных подключены к выходам блока управления, и схему сравнения, входы которой соединены соответственно с выходами регистра данных и с выходом форигарователя тестовых сигналов, причем выход схемы сравнения подключен к входу блока управления, о т л и чающееся тем, что, с целью повьаиения быстродействия устройст - ва, в него введены первый мультиплексор, одни из входов которого являются информационными входами (устройства, усилители, выходы которых являются выходами учтройства. и программный блок, одни из входов которого являются установочными-входами устройства, а другой вход является управлякяцим, причем выходы программного блока соединены с другими входами первого мультиплексора, выходы которого подключены к другим входам регистра данных, вход первого усилители соединен с выходом формирователя адресных сигналов, вход второго усилителя являет1ся управляю11(им, вход третьего усилителя подключен к выходу формирователя тестовых сигналов 2. Устройство по п.1, о т л и чающееся тем, что программный блок содержит генератор сигналов, вход которого соединен с выхо(Л дом триггера, а выход - с входом счетчика, выходы которого подключ;рны к одним из входов второго мульти.плексора, выход которого соединен с кулевым входом .триггера, а другие входы подключ ены соответ ственно к выходам-переключателей, первые и вторые входы которых соответственно объединены и являются одними из входов блока, другим входом и выходами которого являются соответственно еди о ничный вход- триггера и выходы счетчи-: ка.

Документы, цитированные в отчете о поиске Патент 1983 года SU1010660A1

Печь для непрерывного получения сернистого натрия 1921
  • Настюков А.М.
  • Настюков К.И.
SU1A1
Устройство для контроля оперативной памяти 1976
  • Штолик Владимир Степанович
  • Давыдов Николай Александрович
  • Матышев Иван Васильевич
SU611257A1
Походная разборная печь для варки пищи и печения хлеба 1920
  • Богач Б.И.
SU11A1
Аппарат для очищения воды при помощи химических реактивов 1917
  • Гордон И.Д.
SU2A1
Патент США 3751649, кл
Походная разборная печь для варки пищи и печения хлеба 1920
  • Богач Б.И.
SU11A1
Приспособление для склейки фанер в стыках 1924
  • Г. Будденберг
SU1973A1

SU 1 010 660 A1

Авторы

Закиров Айрат Вагизович

Латыпов Урал Гаязович

Чирухин Евгений Валентинович

Матвеев Вадим Павлович

Низипов Мэлс Талгатович

Даты

1983-04-07Публикация

1981-12-11Подача