Резервированное запоминающее устройство Советский патент 1985 года по МПК G11C29/00 

UD

СП

09 Ф

Изобретение относится к вычислительной технике,а именно к резерви- .рованным запоминающим устройствам.

Целью изобретения является повышевне достоверности считывания информации.

На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит п рабочих 1-3 и резервньй 4 блоки памяти, схемы 5-7 контроля (например, по нечетности) рабочих блоков памяти, группы 8-10. схем И,коммутаторы 11-13, группы 14 - 16 выходных схем И . (количество схем И в группе . равно количеству разрядов в ячейке блока памяти), вспомогателыай блок 17 суммирования с соответствующим информационным входом (необходимым для фopмIipoвaния в процессе основной работы информации резервного блока пат ,мяти при реализации функции ОЗУ), -блок 18 суммирования, блок 19 формировакия сигнала неисправности и гене,ратор 20 тактовых импульсов Блоки17 и 18 суммировался выполнены на элементах ИСКЛ10ЧА101ЦЕЕ ИЛИ.

Резервированное запонимающее устройство работает следующим обра-зом.

Обращение при записи и считыва-. НИИ производится одновременно к п рабочим 1-3 и резервному 4-блокам памяти. . В режиме записи в рабочие блоки 1-3. памяти записываются соответствующие группы разрядов информации, одновременно в резервньй блок 4 памяти с выхода вспомогательного блока 17 суммирования записывается резервная информация, равная поразрядной сумме по модулю два информа ции, записанной в соответствующих ячейках рабочих блоков 1-3 памяти.

В режиме считьшания информация из рабочих блоков 1-3 памяти поступает на входы соответствующих схем 5-7 контроля, входы соответствующих групп 8-10 схем И и при отсутствии выявленных схемами 5-7 контро ля ошибок через соответствующие коммутаторы 11-13 и группы 14-16 выходных схем И по сигналу разрешения с выхода генератора 20 тактовых им.пульсов на входы устройства.

Одновременно информация, считанная из рабочих блоков 1-3 памяти, через соответствующие группы 8-10 схем И поступает на соответствующие

5 п групп входов блока 18 суммирования, а информация, считанная из резервного блока 4 памяти, подается на (п+1)-ю группу входов блока 18 суммирования. Поразрядная сумма по модулю два информации одноименных разрядов с (п+1) групп входов блока 18 суммирования поступает на другие входы коммутаторов 11-13 л на входы блока 19 формирования сигнала неис5. правности устройства.

Так, при , если на первую группу входов блока 18 суммирования поступает информация 0001, на вто- рую группу входов - 0010, на третью

0 группу - 1101, а с выходов резервно. го блока 4 памяти на четвертую группу входов блока 18 суммиррвания поступает информация 1110, равная .поразрядной сумме по модулю два ин формации одноименных разрядов трех первых групп входов, блок-а 19 формирования сигнала неисправности с выходов блока 18 суммирования поступает информация, равная 0000.

0 В случае неисправности одного из рабочих блоков 1-3 памяти, обнаруженной соответствующей схемой 5-7 контроля, по сигналу схемы контроля происходит переключение соответ5 ствующего коммутатора 11-13 и запрещается прохо кденив информации неисправного блока памяти через соответствующую группу 8-10 схем И на блок 18 суммирования. На выходе блока

0 суммирования в этом случае восстанавлйвается информация неисправного блока памяти, которая поступает на вькод устройства через соответ.ствующий коммутатор 11-13 и группу

5 14-16 выходных схем И.

В этом случае информация с выхода блока 19 формирования сигнала неисправности по сигналу, снимаемому с внешнего выхода соответствующей схемы 5-7 контроля (внешние выходы схем 5-7 контроля не показаш 1),; принимающим устройством не анализируется. Информация, считанная из запоми-.

5 накяцего. устройства, является достоверной.

РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее рабочие блоки памяти и резервный блок памя- . ти, выходы которого соединены с входами одной из групп блока суммирования j- выходы которого соединены с входами одной из групп коммутаторов, входы других групп которых соединены с выходами соответствующих рабочих блоков памяти и входами блоков контроля, входы которых соединены с управ-ляющими входами соответствукощх коммутаторов, выходы которых являются информационными выходами устройства, отличающееся тем, что, с целью повышения достоверности считываемой информации, в него введены группы элементов И и блок формирования сигналов неисправности, выход которого является управляющим выходом устройства, а входы соединены с вькодами блока суммирования, другие входы групп которого соединены с выходами соответствующих групп элементов И, одни из входов которых I соединены с выходами соответствующих (Л блоков контроля, а другие входы соединены с соответствукнцики выходами соответствующих рабочих блоков памяти.