Устройство для контроля блоков постоянной памяти Советский патент 1987 года по МПК G11C29/00 

Изобретение относится к вычислительной технике и может быть использовано в контрольно-испытательной аппаратуре для проверки блоков постоянной памяти, а также в устройствах автоматики и вычислительной техники для их профилактического контроля.

Цель изобретения - повышение Точности контроля.

На чертеже приведена функциональная схема устройства.

Устройство содержит генератор 1 сигналов, первый 2, второй 3 и третий 4 счетчики, элементы И 5, формирователи 6 адресных сигналов, триггер 7, элемент ИЛИ-НЕ 8, элемент 9 задержки, ключ 10, пороговые элементы 11, первый коммутатор 12, сигнатурный анализатор 13, шину 14 нулевого потенциала, а также переключатель 15, второй коммутатор 16, содержащий в свою очередь первый 17, второй 18, третий 19, четвертый 20 и пятый 21 элементы и имеющий входы 22-28 и выходы 29-33. К входам и выходам устройства подключается контролируемый блок 34 постоянной памяти.

Устройство работает следующим образом.

При подаче на вход 22 коммутатора 16 через переключатель 15 уровня нулевого потенциала на вход счетчика 2 подаются сигналы генератора 1, на вход счетчика 3 - сигналы переполнения счетчика 2, на вход счетчика 4 - сигналы с инверсного выхода триггера 7, на установочный вход триггера 7 - сигналы переполнения счетчика 3, на вход элемента ИЛИ-НЕ 8 - сигналы переполнения счетчика 4, и устройство работает в режиме измерения суммарной сигнатуры для каждой микросхемы блока 34 памяти. В исходном состоянии счетчики 2-4, триггер 7 и анализатор 13 сбро- щены (цепи сброса и пуска не показаны). При запуске устройства генератор 1 начинает генерировать импульсы, которые стробируют элементы И 5 и изменяют состояние счетчика 2. При этом на адресцые входы проверяемого блока 34 постоянной памяти код одного и того же адреса поступает до тех пор, пока при помощи счетчика 2 и коммутатора 12 не опрощены все выходы блока 34 постоянной памяти. После этого состояние счетчика 3 изменяется (по сигналу переполнения с выхода счетчика 2) и вновь опрапшваются выходы блока 34. Генератор 1 выдает импульсы до тех пор, пока не oriponieHbi выходы блока 34 при всех возможных состояниях счетчика 3, после чего взводится триггер 17, которь й через элемент ИЛИ-НЕ 8 запирает генератор 1.

Так как счетчик 3 формирует коды младших разрядов адреса блока 34, которые обычно выбирают слова из одной микросхемы, определяемой кодом старших разрядов адреса, то на выходе коммутатора 12 формируется двоичная последовательность, каждый бит которой соответствует содержимому одной ячейки первой микросхемы проверяемого блока 34. Анализатор 13 осуществляет преобразование двоичной последовательности в сочетание символов - сигнатуру. После того, как определена исправность или неисправность первой микросхемы проверяемого блока 34 постоянной памяти, нажимается ключ 10 для промежуточного

пуска устройства. При этом сбрасываются анализатор 13 и триггер 7, а содержимое счетчика 4 увеличивается на единицу. Поэтому в проверяемом блоке 34 памяти выбирается вторая микросхема, которая контролируется аналогичным образом. Контроль блока 34 памяти в режиме измерения суммарной сигнатуры заканчивается после того, как заполнится счетчик 4, т. е. поочередно выбраны все микросхемы блока 34 памяти и для каждой из них сформирова0 на своя сигнатура.

При подаче на вход 23 коммутатора 16 через переключатель 15 уровня нулевого потенциала, на вход счетчика 2 подаются . сигналы с инверсного выхода триггера 7, на вход счетчика 3 - сигналы генератора 1,

на вход счетчика 4 - сигналы переполнения счетчика 3, на установочный вход триггера 7 - сигналы переполнения счетчика 4, на вход элемента ИЛИ-НЕ 8 - сигналы переполнения счетчика 2 (режим измерения разрядной сигнатуры), в исходном

состоянии счетчики 2-4, триггер 7 и анализатор 13 сброп1ены. При запуске устройства генератор 1 начинает генерировать импульсы, которые стробируют элементы И 5 и изменяют состояние счетчиков 3 и 4 до тех пор, пока сигнал переполнения счетчика 4 не установит триггер 7, который через элемент ИЛИ - НЕ 8 запирает генератор 1. При этом на выходе коммутатора 12 формируется двоичная последовательность, каждый бит которой соответствует первому разряду всех

0 слов блока 34. Анализатор 13 преобразует двоичную последовательность в сочетание символов - сигнатуру, которую оператор сравнивает с эталонной и определяет таким образом исправность или неисправность выхода блока 34 памяти. Затем нажи5 мается ключ 10 для промежуточного пуска устройства.

При этом сбрасываются анализатор 13 и триггер 7, а содержимое счетчика 2 увеличивается на единицу. Коммутатор 12 подключает на вход анализатора 13 второй

разряд блока 34 памяти, который контролируется аналогичным образом. Контроль блока 34 памяти в режиме измерения разрядной сигнатуры заканчивается после того, как заполнится счетчик 2, т. е. поочес редно выбраны все выходы (разряды) блока 34 памяти и для каждого из них сформирована своя сигнатура. Эталонная сигнатура для каждой микросхемы и для

5

каждого выхода исправного блока 34 постоянной памяти может определяться экспериментально или путем математических расчетов на ЭВМ. Она может быть занесена в документацию и использоваться для визуального сравнения с реальной сигнатурой или храниться- в запоминающем устройстве ЭВМ для автоматического сравнения результатов контроля.

Формула изобретения

Устройство для контроля блоков постоянной памяти, содержащее генератор сигналов, первый, второй и третий счетчики, элементы И, формирователи адресных сигналов, триггер, элемент ИЛИ-НЕ, элемент задержки, пороговые элементы, первый коммутатор и сигнатурный анализатор, причем выход генератора сигналов соединен с первыми входами элементов И и входом элемента задержки и является управляющим выходом устройства, вторые входы одних из элементов И соединены с соответствующими выходами разрядов второго счетчика, вторые входы других элементов И подключены к соответствующим выходам разрядов третьего счетчика, выходы элементов И подключены к входам соответствующих форми

рователеи адресных сигналов, выходы которых являются адресными выходами устройства, информационными входами которого являются входы пороговых элементов, выходы которых подключены к информационным входам первого коммутатора, управляющие входы которого соединены с выходами разрядов первого счетчика, выход коммутатора подключен к информационному входу сигнатурного анализатора, синхровход которого соединен с выходом элемента задержки, входы сброса сигнатурного анализатора и триггера объединены и являются входом сброса устройства, прямой выход триггера соединен с первым входом элемента ИЛИ-ИЕ, выход которого подключен к входу генератора сигналов, отличающееся тем, что, с целью повыщения точности контроля, в него введен коммутатор, управляющие входы которого являются управляющими входами устройства, информационные входы коммутатора подключены соответственно к выходу генератора сигналов, к выходам переполнения первого, второго и третьего счетчиков и инверсному выходу триггера, выходы коммутатора соединены соответственно с входами первого, второго и третьего счетчиков, входом установки триггера и вторым входом элемента ИЛИ-НЕ.

Изобретение относится к вычислительной технике и может быть использовано в контрольно-испытательной аппаратуре для проверки блоков постоянной памяти, а также в устройствах автоматики и вычисли. тельной техники для их нрофи. 1актическо1Ч) контроля. Цель изобретения иовыпкчшс точности контроля. УсТрСМК ТВО С(1, генератор 1 сигналов, счетчики 2 1. элементы И 5, формироватс.п О адресных сигналов, триггер 7, э.чемогг ИЛИ ill- 8, элемент 9 задержки, норо1Ч)вые элеме1ггы 1 1, коммутаторы 12 и 16, сигнатурный анализатор 13. При работе устройство наряду с формированием сигнатуры поочередно д.чя каждой из микросхем блока 34 ностояиной памяти формирует сигнатуры д.1И каждого выхода блока 34, иснравность или неисправность которых определяется разде;Н)НО, что обеспечивает лока. шзапию неисправного выхода, т. е. увеличиваются точност) и глубина контроля. 1 ил. (О (Л Оо о го ОО ю со