Усилитель считывания Советский патент 1988 года по МПК G11C7/06 

ci

i

JL

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам. Целью изобретения является повьшение быстродействия. Усилитель считывания содержит первый 1 и второй 2 переключающие элементы на транзисторах первого типа проводимости, первый 3 и второй 4 управляющие элементы на транзисторах первого типа проводимости, элемент, НЕ 5, третий 6 и четвертый 7 управляющие элементы на транзисторах второго типа проводимости, первый 8 и второй 9 нагрузочные элементы на транзисторах второго типа проводимости, информационный вход 10, стробирующий )зход 11, информационные выходы 12 и 13. Поставленная цель достигается за счет исключения из усилителя считывания триггерной схемы, следовательно, исключены потери времени на переключение триггерной схемы. 1 ил. л

JJL

V

13

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам.

Целью изобретения является повышение быстродействия усилителя считьша- ния.

На чертеже представлена функциональная схема усилителя считьшания.

Усилитель считывания содержит первый I и второй 2 переключающие элементы на транзисторах первого типа проводимости, первый 3 и второй 4 управляющие элементы на транзисторах первого типа проводимости, элемент НЕ 5, третий 6 и четвертый 7 управляющие элементы на транзисторах второго типа проводимости, первый 8 и второй 9 нагрузочные элементы на

транзисторах второго типа проводимое- 20 считывания информации, значительно

ти, информационный вход 10, вход II стробирования, первый 12 и второй 13 информационные выходы.

Усилитель считывания работает следующим образом.

В исходном состоянии на вхоД I1 поступает уровень О, который закрывает транзисторы 3 и 4 первого типа проводимости и открывает транзисторы

мируя тем саьгым на выходах 12 и 13 уровни 1, что свидетельствует о режиме ожидания, при котором информация не считана. При этом транзисторы 8 и 9 закрыты.

35

40

.6 и 7 второго типа проводимости, фор-ЗО ты на транзисторах первого типа проводимости, причем затвор транзистора первого переключающего элемента является информационным входом усилителя, истоки транзисторов первого и второго переключающих элементов соединены с шиной нулевого потенциала усилителя, отличающийся тем, что, с целью повьшения быстродействия усилителя, в него введены первый и второй управляющие элементы на транзисторах первого типа проводимости, третий и четвертьй управляющие элементы на транзисторах второго типа проводимости, первый и второй нагрузочные элементы на транзисторах второго типа проводимости и элемент НЕ, вход которого подключен к затвору транзистора первого переключающего элемента, сток которого подключен к истоку транзистора первого управляющего элемента, сток которого соединен со стоком транзистора первого нагрузочного элемента, стоком транзистора третьего управляющего элемента и затвором транзистора второго нагрузочного элемента, сток которого подключен к стоку транзистора четвертого управляющего элемента, затвору тоанзистора первого нлг-рузочного эле45

При считывании информации по входу 11 поступает уровень 1, который открьшает транзисторы 3 и 4 первого типа проводимости. В зависимости от поступающей по входу 10 информации открывается транзистор I или транзистор 2 соответственно, формируя на выходе 12 или 13 уровень О, при этом транзисторы 6 и 7 закрыты. Уровень 1 на выходе 13 или 12 формируется по обратной связи за счет транзисторов 9 или 8 соответственно, поскольку при этом на затвор транзистора 9 или 8 поступает уровень О со смежного выхода 12 или 13 соответственно. Этим достигается практически эквивалентное по времени формирование пара- фазной информации на выходах 12 и 13, которая свидетельствует об окончании г считывания информации, при этом решается задача формирования активного состояния - урс)впя 1 на выходе 12 или I3.

50

В усилителе считывания перед началом считывания на выходах 12 и 13 за счет включения транзисторов 6 и 7 формируются уровни 1 (высокого уровня). в момент считывания информации транзисторы 6 и 7 отключаются, при этом на одном из выходов 12 и 13 формируется уровень О, который

0 обеспечивает включение одного из

транзисторов 9 или 8 соответственно, поддерживая тем самым активное состояние 1 (высокий уровень) на одном из выходов 12 или 13. В момент

5 отключения выходной информации происходит быстрое формирование уровня 1 на выходах 12 и 13 таким образом, что общее время, т.е. время переключения в исходное состояние и время

уменьшается и быстродействие усилителя считывания в последовательности циклов считывания за счет этого повышается .

Формула изобретения

Усилитель считьюания, содержащий первый и второй переключающие элемен31392592

мента и стоку транзистора второго уп-рования усилителя, первым и вторым

равляющего элемента, исток которогоинформационными выходами которого явсоединей со стоком транзистора второ-ляются соответственно стоки транзисго переключающего элемента, затвор сторов третьего и четвертого управляюкоторого подключен к выходу элементащих элементов, истоки транзисторов

НЕ, затворы транзисторов с первогонагрузочных элементов, третьего и

по четвертый управляющих элементовчетвертого управляющих элементов подобъедииены и являются входом строби-ключены к шине питания.