Устройство для формирования информации о полноте тестирования программ Советский патент 1989 года по МПК G06F11/28 

со со со

ел

оо

Изобретение относится к вычислительной технике.и может использоваться для проверки полноты тестирования управляющих программ, функционирующи в режиме реального времени.

Целью изобретения является повышение быстродействия устройства.

На фиг. 1 представлена структурная схема устройства на фиг. 2 - временная диаграмма.

Устройство содержит первый буферный регистр 1, коммутатор 2, блок 3 памяти, второй .буферный .регистр 4, сумматор 5, одновибратор 6, первый 7 и второй 8 элементы задержки, инструментальную ЭВМ 9, процессор 10, блок 1I памяти ЭВМ, интерфейс 12 тестируемой ЭВМ.

Устройство подключается к интер- фейсу 12 тестируемой ЭВМ для получения текущих адресов и необходимых сигналов управления типа Чтение при выполнении тестируемой программы в процессоре 10. Блок 3 памяти устройства по своему объему равен объему блока 11 памяти и включает в себя схемы организации двухвходовых двунаправленных шин данных. Одновибратор обеспечивает формирование сиг- нала Чтение необходимой длительности (зависящей от типа микросхем, ис пользуемых при построении блока 3 памяти) , Первый элемент 7 задержки обеспечивает необходимую задержку

сигнала Чтение для получения сигна ла Запись. Второй элемент 8 задержки выдает сигнал, разрешающий запись в буферные регистры новой информации после окончания записи данных в блок 3 памяти.

В исходном состоянии второй регистр 4 обнулен, поэтому в цикл записи в блок 3 памяти записьшается О. Коммутатор разрешает прохождение иа блок 3 памяти адреса с интерфейса 12 тестируемой ЭВМ. Сброс сигнала Чтение переключает коммутатор 2, на блок 3 памяти поступает адрес с первого регистра 1 во время поступления сигнала Запись. Сброс сигнала Запись переводит коммутатор 2 в первоначальное состояние.

Цикл работы устройства состоит из трех тактов:

чтение t) содержимого ячейки блока 3 памяти по адресу, выставленному на интерфейс 12)

запись i содержимого второго буферного регистра 4 в блок 3 памяти по адресу, хранящемуся в Буферном регистре I, полученному устройством в предьщущем цикле, и суммирование содержимого считанной ячейки блока 3 памяти с I на сумматоре 5

запись f результата суммирования во второй буферный регистр 4, текущего адреса в первый буферный регистр I .

Таким образом, устройство позволяет производить запись в блок 3 памяти независимо от наличия сигнала Чтение на интерфейсе 1 2 при повышении его быстродействия благодаря тому, что f JP РЭ-ПУстройство работает следующим образом.

Первоначально в блоке 3 памяти обнуляются все ячейки с помощью инструментальной ЭВМ 9. Ячейки блока 3 памяти работают как счетчики числа обращений процессора IО к ячейке с этим же адресом блока 11 памяти. Затем запускается тестируемая программа, при этом в цикле обращения к блоку 11 памяти на интерфейс 1 2 выставляется определенный адрес, который поступает на входы первого регистра 1 и через коммутатор на вход адреса блока 3 памяти. Сигнал Чтение с интерфейса поступает в одновибратор 6, который формирует импульс необходимой длительности для выполнения операции чтения на блок 6 памяти. Содержимое ячейки блока 3 памяти, считанное по поступившему адресу, поступает на первый вход сумматора 5, где к нему прибавляется 1 , постоянно подаваемая на второй вход сумматора 5.

Во время выполнения операции суммирования с элемента 7 задержки на вход блока 3 памяти поступает сигнал Запись, коммутатор 2 разрешает прохождение предыдущего адреса с регистра 1 на адресный вход блока 3 памяти, который осуществляет запись содержимого регистра 4, хранящего результат предьщущей операции (в первоначальный момент времени О). По окончании записи в памяти коммутатор переключается в предыдущее состояние, а элемент 8 вырабатывает сигнал, разрешающий запись результата суммирования с сумматор а 5 во второй регистр 4 и текущего адреса в первый регистр

Поступающий с интерфейса 12 адрес через коммутатор 2 поступает на адреный вход блока 3 памяти, при поступ- лении сигнала Чтение одновибрато- ром 6 формируется сигнал Чтение блока памяти, и в дальнейшем цикл работы устройства повторяется.

С помощью предлагаемого устройства, подключаемого к тестируемой ЭВМ, обеспечивается получение необходимой информации без вмешательства в работу тестируемых программ. Тестируемые программы функционируют без изменений и вмешательств вспомогательных средств . Программное обеспечение инструментальной ЭВМ обеспечивает анализ полученной информации и ее обработку с целью реализации таки Функций, как подсчет числа вьятолне- ний каждого оператора, выявления невыполнившихся операторов или ветвей и выдачу соответствующих Ъобщений оператору, что дает возможность оце20 ферные регистры, причем вход чтения устройства через одновибратор соединен с входом чтения блока памяти, управляющим входом коммутатора и с входом первого элемента задержки, выход

нить эффективность проведенных тесто- 25 которого через второй элемент задержки соединен с входами записи первого и второго буферных регистров, адресный вход устройства соединен с ин- формационньм входом первого буфёрно30 го регистра и первым информационным входом коммутатора, выход первого буферного регистра соединен с вторым инфррмационньм входом коммутатора, выход которого соединен с адресньм

35 входом блока памяти, выход сумматора соединен с информационным входом второго буферного регистра, выход которого соединен с информационным входом блока памяти.

вых испытаний программ.

Программная независимость позволяет использовать устройство для широкого класса мини- и микро-ЭВМ, работающих в системах реального времени и различных языков программирования.

Возможность, оценки качества тестирования программ реального времени- позволит сократить расход труда и времени за счет.автоматизации и опти- мизации этого процесса (сокращение объема тестов в 2-3 раза). Повышение качества тестирования программ реального времени (обнаружение до 70% ошибок) позволит повысить уровень надежности всей системы в целом.

Формула изобретения

Устройство для формирования информации о полноте тестирования программ, содержащее сумматор, первый элемент задержки и блок памяти,

причем информационный выход блока памяти является выходом устройства и соединен с информационным входом сумматора, выход первого элемента задержки соединен с входом записи

блока памяти, отличающееся тем, что, с целью повьшзения быстродействия, в устройство введен одновибратор второй элемент задержки, коммутатор, первый и второй буферные регистры, причем вход чтения устройства через одновибратор соединен с входом чтения блока памяти, управляющим входом коммутатора и с входом первого элемента задержки, выход

которого через второй элемент задержки соединен с входами записи первого и второго буферных регистров, адресный вход устройства соединен с ин- формационньм входом первого буфёрноАдрес. tl/пение

АдресбП f meHueen

Данные 6ff

Сумма/тюр од Сунма/пор-6ь/;(од

Колись 6л

Запись РГ Пербьш РГ

М

Изобретение относится к области вычислительной техники и предназначено для проверки полноты тестирования управляющих программ, функционирующих в режиме реального времени. Цель изобретения - повышение быстродействия устройства путем совмещения во времени операций суммирования (счета числа обращений) значения по текущему адресу с записью сохраняемого значения по предыдущему адресу. Устройство содержит блок 3 памяти, сумматор 5, первый 7 и второй 8 элементы задержки, первый 1 и второй 4 буферные регистры, коммутатор 2 и одновибратор 6. 2 ил.

в/гюройрг

Фиг.г